# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takahiko YOSHIZAWA, et al.

GAU:

SERIAL NO: 10/806,413

**EXAMINER:** 

TO BADEMAR

FILED:

March 23, 2004

FOR:

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

# REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313			
SIR:			
☐ Full benefit of the filing date of U.S. provisions of 35 U.S.C. §120.	S. Application Serial Numb	er , file	d , is claimed pursuant to the
	J.S. Provisional Application No.	• •	ed pursuant to the provisions of <b>35 U.S.C.</b> te Filed
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.			
In the matter of the above-identified app	olication for patent, notice	is hereby give	en that the applicants claim as priority:
COUNTRY JAPAN	APPLICATION NUMB 2004-004553	<u>ER</u>	MONTH/DAY/YEAR January 9, 2004
Certified copies of the corresponding Co	onvention Application(s)		
are submitted herewith			
will be submitted prior to payme	ent of the Final Fee		
☐ were filed in prior application Se	erial No. filed		
were submitted to the Internation Receipt of the certified copies by acknowledged as evidenced by t	y the International Bureau	ntion Number in a timely ma	anner under PCT Rule 17.1(a) has been
☐ (A) Application Serial No.(s) we	ere filed in prior applicatio	n Serial No.	filed ; and
☐ (B) Application Serial No.(s)			
are submitted herewith			
□ will be submitted prior to payment of the Final Fee			
		Respectf	ully Submitted,
			, SPIVAK, McCLELLAND, & NEUSTADT, P.C.
		Pour	l Sachu
Customer Number		Marvin J Registrat	. Spivak tion No. 24,913

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

Paul Sacher Registration No. 43,418

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されてる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出願年月日 Date of Application:

2004年 1月 9日

出 願 番 号 Application Number:

特願2004-004553

ST. 10/C]:

[ J P 2 0 0 4 - 0 0 4 5 5 3 ]

願 人 oplicant(s):

株式会社東芝

東芝マイクロエレクトロニクス株式会社

# CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2004年 4月 6日





【書類名】特許願【整理番号】A000303754【提出日】平成16年 1【まて生】特許序長官

【提出日】平成16年 1月 9日【あて先】特許庁長官 殿【国際特許分類】H01L 27/10

【発明者】

【住所又は居所】 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレク

トロニクス株式会社内

【氏名】 吉澤 隆彦

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所

内

【氏名】 松永 範昭

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所

内

【氏名】 中村 直文

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【特許出願人】

【識別番号】 000221199

【氏名又は名称】 東芝マイクロエレクトロニクス株式会社

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦 【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】明細書 1【物件名】図面 1【物件名】要約書 1【包括委任状番号】9705037【包括委任状番号】9105411

出証特2004-3028142

# 【書類名】特許請求の範囲

#### 【請求項1】

半導体基板の上方に配設された多孔質絶縁膜と、

前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、 前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる 第1配線と、

前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第 1高密度領域と、

を具備することを特徴とする半導体装置。

#### 【請求項2】

請求項1に記載の前記多孔質絶縁膜内に形成され、且つ前記配線溝を囲む筒形状を有し、且つ前記配線溝の境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第2高密度領域をさらに具備することを特徴とする半導体装置。

#### 【請求項3】

半導体基板の上方に配設された多孔質絶縁膜と、

前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、 前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる 第1配線と、

前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い炭素濃度を有する、第1高濃度領域と、

を具備することを特徴とする半導体装置。

#### 【請求項4】

半導体基板の上方に、ビアホールを有する多孔質絶縁膜を形成する工程と、

前記ビアホールを埋めこみながら前記多孔質絶縁膜上に埋め込み絶縁膜を形成する工程と、

前記埋め込み絶縁膜および前記多孔質絶縁膜内に、前記ビアホールと接続された配線溝を形成する工程と、

前記埋め込み絶縁膜を除去する工程と、

前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、

を具備することを特徴とする半導体装置の製造方法。

#### 【請求項5】

半導体基板の上方に、ビアホールを有する第1多孔質絶縁膜を形成する工程と、

前記第1多孔質絶縁膜と異なる第2多孔質絶縁膜を、前記ビアホールを埋めこみながら 前記第1多孔質絶縁膜上に形成する工程と、

前記第2多孔質絶縁膜内に前記ビアホールと接続された配線溝を形成するとともに前記 ビアホール内の第2多孔質絶縁膜を除去する工程と、

前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、

を具備することを特徴とする半導体装置の製造方法。

#### 【書類名】明細書

【発明の名称】半導体装置およびその製造方法

#### 【技術分野】

# $[0\ 0\ 0\ 1]$

本発明は、半導体装置に関し、例えば、層間絶縁膜として比誘電率の低い材料(低誘電 率材料)が用いられた半導体装置に関する。

#### 【背景技術】

# $[0\ 0\ 0\ 2\ ]$

多層配線構造を有する半導体装置において、配線間の容量を低減するために、層間絶縁膜として低誘電率材料を用いることが知られている。一般に、比誘電率 k < 2. 7以下の低誘電率を有する材料を実現するために、材料中に細孔(ポア)を形成することにより材料を低密度化することが行われる。

# [0003]

しかしながら、上記した細孔を含む多孔質膜(または膜密度1.5程度以下の低密度膜)を用いて多層配線構造の半導体装置を製造する際、以下のような問題が発生する。

#### $[0\ 0\ 0\ 4\ ]$

第1に、低誘電率膜が強度が弱いため、加工中に膜が割れることがある。また、低誘電率膜中に設けられたビアおよび配線の形状が、その周囲が脆弱であるため、不安定となる。第2に、低誘電率膜の密度が低いため、膜内に形成されたビアホールの側面等から、プロセスガスおよび水分等が浸透することがある。この結果、浸透したガスが膜中より脱離し、続く工程において影響を及ぼす。第3に、コンタクトホールおよび配線溝の加工の際に用いられる、RIE(Reactive Ion Etching)およびアッシング等のドライプロセスによって、低誘電率膜がダメージを受ける。

# $[0\ 0\ 0\ 5]$

低誘電率膜が受けるダメージとは、低誘電率膜を構成する本来の結合が破壊された状態を意味する。例えばSiOCH系の低誘電率膜の場合、 $Si-CH_3$ の結合、およびSi-CCの結合が切れる。この結果、Si-CC0がアグリングボンドが形成されたり、Si-CC0 日およびSi-CC1 日およびSi-CC1 日およびSi-CC1 日本よびSi-CC2 日本は、日本の機度が低下する。このようなダメージを受けた部分は、結合が切れた結果、CC2 の濃度が低下する。CC3 の濃度の低下に伴って膜密度が低下するため、この部分は、プロセスガスおよび水分を吸着しやすい。吸着された水分およびガスは、低誘電率膜中に拡散し、低誘電率膜が有する電気的特性に悪影響を及ぼす。具体的には、低誘電率膜の実効誘電率を増大させたり、膜中の配線相互間のリーク電流を誘発したり、経時絶縁膜破壊(Time Dependent Dielectric Breakdown: TDDB)が発生することによって耐圧信頼性を劣化させたりする。また、低誘電率膜中に残留していたガスが、脱離することにより他の膜を剥離させたりする。さらに、C2 濃度の落ちたダメージ領域は、半導体装置の製造工程で多用されるCC4 により溶解する場合がある。このため、ダメージ領域周囲の寸法制御が困難になる。

#### $[0\ 0\ 0\ 6]$

この出願の発明に関連する先行技術文献情報としては次のものがある。

【特許文献1】米国特許第6,469,123号明細書

【特許文献2】米国特許第6,451,712号明細書

【特許文献3】米国特許第6,432,811号明細書

#### 【発明の開示】

【発明が解決しようとする課題】

#### [0007]

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、低誘電率 膜が加工工程において受けたダメージを除去可能な半導体装置およびその製造方法を提供 しようとするものである。

#### 【課題を解決するための手段】

#### [0008]

本発明の第1の視点による半導体装置は、半導体基板の上方に配設された多孔質絶縁膜と、前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第1配線と、前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第1高密度領域と、を具備することを特徴とする。

#### [0009]

本発明の第2の視点による半導体装置は、半導体基板の上方に配設された多孔質絶縁膜と、前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第1配線と、前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い炭素濃度を有する、第1高濃度領域と、を具備することを特徴とする。

# $[0\ 0\ 1\ 0\ ]$

本発明の第3の視点による半導体装置の製造方法は、半導体基板の上方に、ビアホールを有する多孔質絶縁膜を形成する工程と、前記ビアホールを埋めこみながら前記多孔質絶縁膜上に埋め込み絶縁膜を形成する工程と、前記埋め込み絶縁膜および前記多孔質絶縁膜内に、前記ビアホールと接続された配線溝を形成する工程と、前記埋め込み絶縁膜を除去する工程と、前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、を具備することを特徴とする。

# [0011]

本発明の第4の視点による半導体装置の製造方法は、半導体基板の上方に、ビアホールを有する第1多孔質絶縁膜を形成する工程と、前記第1多孔質絶縁膜と異なる第2多孔質絶縁膜を、前記ビアホールを埋めこみながら前記第1多孔質絶縁膜上に形成する工程と、前記第2多孔質絶縁膜内に前記ビアホールと接続された配線溝を形成するとともに前記ビアホール内の第2多孔質絶縁膜を除去する工程と、前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、を具備することを特徴とする。

#### $[0\ 0\ 1\ 2\ ]$

更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数 の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の 形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場 合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるもの である。

# 【発明の効果】

#### $[0\ 0\ 1\ 3]$

本発明によれば、低誘電率膜が加工工程において受けたダメージが除去された半導体装置およびその製造方法を提供できる。

# 【発明を実施するための最良の形態】

#### $[0\ 0\ 1\ 4]$

以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

# [0015]

#### (第1実施形態)

図1は、本発明の第1実施形態に係る半導体装置を概略的に示す断面図であり、多層配線構造の半導体装置の一部を示している。図1に示すように、層間絶縁膜21は、例えば多孔質絶縁膜を含んで構成される。より詳しくは、層間絶縁膜21として、比誘電率kが2.7以下のSiOC膜が用いられる。また、SiOCの代替としてSiOCH等を含むメチルシロキサン、メチルシルセスキオキサン(Methyl Silsesquioxane: MSQ)、ポリアリレンハイドロカーボン、ベンズオキサゾールなどの有機ポリマー(有機高分子膜)を用

いることもできる。また、この図では図示していないが、層間絶縁膜 2 1 は S i O<sub>2</sub> や S i C などの非低誘電率膜の積層で構成される。

# [0016]

層間絶縁膜21内には、配線溝31、ビアホール32が形成される。配線溝31、ビアホール32が、バリアメタル33を介して導電材により埋め込まれることにより、配線22、ビア23が形成される。ビア23の径は、配線22の幅より小さい値を有する。導電材として、Cu、Al、W等を用いることができる。

# $[0\ 0\ 1\ 7]$

ビア23の周囲の層間絶縁膜21内には、高密度領域(高濃度領域)34が形成される。高密度領域34は、層間絶縁膜21のバルク部分より高い膜密度、または炭素濃度を有する。高密度領域34は、ビア23(ビアホール32)を囲む筒形状を有し、内面が、ビア23と層間絶縁膜21との境界と共通である。高密度領域34はまた、層間絶縁膜21の下面から上面に達する。

# [0018]

高密度領域34の膜密度を上げる方法の1つとして、開口したビア23内の表面から多 孔膜のバルク中に向かって絶縁材料を浸透させ、ビア23の内表面側の膜密度を高める方 法がある。

#### $[0\ 0\ 1\ 9\ ]$

高密度領域34の膜密度または炭素濃度は、上記した範囲の領域が、例えば、高密度領域34の径方向において一定とすることができる。または、図2に示すように、高密度領域34の中心から縁に向かう方向において連続的に減少する構成とすることもできる。

#### [0020]

なお、配線溝31の周囲の膜密度または炭素濃度は、バルク部分の膜密度または炭素濃度と同じである。

#### $[0\ 0\ 2\ 1]$

次に、第1実施形態の変形例について説明する。図3は、第1実施形態の一変形例を概略的に示す断面図である。図3に示すように、1つのビア23および配線22に至る層(以下、単に1層)は、下から順に積層された拡散防止膜(ストッパー膜)24、層間絶縁膜21a、キャップ膜25により構成される。拡散防止膜24は、例えばSiC、SiCN等により構成され、配線22としてCuが用いられた場合に、配線22から層間絶縁膜21aにCu原子が拡散することを防止する。

#### [0022]

図4は、第1の実施形態の例において、キャップ膜25が用いられていない層間絶縁膜構成を持つ例を示す断面図である。図3、図4に示す変形例によっても、同様に後述する効果を得られる。

# [0023]

次に、第1実施形態に係る半導体装置の製造方法の一例について、図5~図10を参照しながら説明する。図5~図10は、第1実施形態に係る半導体装置の製造方法を順に示す断面図である。なお、ここでは、1層が、拡散防止膜24、層間絶縁膜21a、キャップ膜25により構成される場合(図3)を例に取り説明する。拡散防止膜24、キャップ膜25を有さない場合については、これらの膜の形成工程が省略されることにより実現される。

#### [0024]

図5に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜21が形成される。次に、層間絶縁膜21の表面内の配線溝内に、バリアメタル33を介して配線22が形成される。次に、層間絶縁膜21上に、拡散防止膜24、層間絶縁膜21a、キャップ膜25がCVD (Chemical Vapor Deposition) 法、塗布法等により順次堆積される。

#### [0025]

次に、図6に示すように、キャップ膜25上に、レジスト膜(図示せぬ)が塗布法により堆積される。次に、リソグラフィ、およびRIE法等のドライエッチングを用いて、レ

ジスト膜にビアホール32に対応する開口が形成される。次に、このレジスト膜を用いて キャップ膜25、層間絶縁膜21 aがRIE法等によりエッチングされることによりビア ホール32が形成される。次に、レジスト膜がアッシングにより除去される。エッチング およびアッシングの工程の際、ビアホール32の内壁に対応する位置の層間絶縁膜21a 内にドライエッチングにより生じたダメージ領域41が形成されることがある。

# [0026]

次に、図7に示すように、半導体基板上の全面に、例えば塗布法により有機膜42(埋 め込み絶縁膜)が形成され、次いで、有機膜42が加熱される。有機膜42として、層間 絶縁膜21 (層間絶縁膜21 a) と同じ材料、Cを含まないSOG (塗布シリコン酸化膜 )、層間絶縁膜21と同じ材料で、層間絶縁膜21aより高い膜密度または炭素濃度を有 するもの、有機ポリマー、メチル基を持つ材料等を用いることができる。ビアホール32 に埋め込まれ、次いで加熱された有機膜42から分子が層間絶縁膜21aに染み込む結果 、ダメージ領域41が高密度領域34として形成される。

### $[0\ 0\ 2\ 7]$

次に、図8に示すように、有機膜42上に、ハードマスク膜43、レジスト膜(図示せ ぬ)が形成される。次に、リソグラフィおよびエッチングにより、レジスト膜に配線パタ ーン (配線溝) に対応する開口が形成される。次に、レジスト膜を用いたエッチングによ りハードマスク膜43にパターンが形成される。次に、ハードマスク膜43を用いたエッ チングにより、キャップ膜25上の有機膜の一部が除去されるとともに、ビアホール32 内の有機膜42がエッチバックされる。

# [0028]

次に、図9に示すように、図8の工程と異なる条件下においてハードマスク膜43を用 いたエッチングにより、キャップ膜25および層間絶縁膜21aの一部が除去される。こ の結果、配線溝31が形成される。

#### $[0\ 0\ 2\ 9]$

次に、図10に示すように、ハードマスク膜43が除去され、次いで、アッシングまた はウェットエッチングにより有機膜42が除去される。ウェットエッチングを用いること により、ビアホール32の内壁(層間絶縁膜21aの表面)が再びダメージを受けること を回避できる。次に、図3に示すように、拡散防止膜24がエッチングされることにより 、ビアホール32が配線22まで連通する。次に、ビアホール32および配線溝31内が 、バリアメタル33を介して導電材料により埋め込まれることにより、ビア23および配 線22が形成される。

#### [0030]

本発明の第1実施形態に係る半導体装置によれば、多孔質の層間絶縁膜21内に形成さ れたビアホール32の周囲に、層間絶縁膜21の膜密度または炭素密度より高い膜密度ま たは炭素密度を有する高密度領域34が形成される。この結果、プロセスにおいてビアホ ール32の側面が受けたダメージを修復することができる。このため、ビアホール32の 側面から層間絶縁膜21内に侵入するガスおよび水分を大幅に減少することができる。よ って、ガスおよび水分に起因した上層の層間絶縁膜21の剥離、層間絶縁膜21の電気的 特性の低下、層間絶縁膜21中の配線22相互間のリーク電流、耐圧信頼性の劣化、を防 止することができる。

# $[0\ 0\ 3\ 1]$

また、ビアホール32側面のダメージが修復することにより、この部分が、製造工程に おいて用いられる薬液により溶解することを防止できる。したがって、ダメージ領域周囲 の寸法が設計時のものから大幅に乖離することを回避できる。

#### $[0\ 0\ 3\ 2]$

また、高密度領域34が設けられることにより、この領域の機械的強度がバルク領域の 機械的強度より増大する。このため、高密度領域34、周囲の層間絶縁膜21、配線22 の形状および状態を安定させることができる。

#### [0033]

また、高密度領域34が設けられることにより、ビアホール32の側面の多孔度を低下 させる、すなわち細孔の多くを塞ぐことができる。このため、ビアホール32が金属材料 で埋め込まれる際に、ビアホール32の側面から層間絶縁膜21内に金属の原子が侵入す ることを防止できる。

# $[0\ 0\ 3\ 4\ ]$

また、第1実施形態によれば、有機膜42として層間絶縁膜21と同じ材料が用いられ る。このため、有機膜42と層間絶縁膜21との間で、熱膨張係数、脱ガス特性、密着性 等の整合性がよい。したがって、高密度領域34を容易に形成することができる。

# $[0\ 0\ 3\ 5]$

#### (第2実施形態)

第2実施形態では、層間絶縁膜21が2種類以上の低誘電率膜により構成される。

#### [0036]

図11は、本発明の第2実施形態に係る半導体装置の一部を概略的に示す断面図である 。図11に示すように、層間絶縁膜21は、比誘電率kが2.7以下の、メチルシロキサ ンまたはメチルシルセスキオキサンからなる層間絶縁膜21eと、比誘電率kが2.7以 下の有機ポリマーからなる層間絶縁膜21fとから構成される。層間絶縁膜21e、21 f は、何れが下となっても構わない。図11では、層間絶縁膜21eが下の場合を例示し ている。層間絶縁膜21 e、21 f の特徴は、第1実施形態に示した層間絶縁膜21の特 徴と同じである。

#### $[0\ 0\ 3\ 7]$

層間絶縁膜21eと層間絶縁膜21fとの境界は、配線溝31の下面と同じ高さに位置 する。層間絶縁膜21e内に、第1実施形態と同様の特徴を有する高密度領域34が形成 される。図12に示すように、配線溝31の周囲の膜密度または炭素濃度は、層間絶縁膜 2 1 f のバルク領域と同じである。

#### [0038]

次に、第2実施形態の変形例について説明する。図13~図18は、第2実施形態の変 形例を概略的に示す断面図である。図13に示すように、層間絶縁膜は、下から順に積層 された拡散防止膜24、層間絶縁膜21e、層間絶縁膜21f、キャップ膜25から構成 される。

# [0039]

第2実施形態の一変形例として、図14に示すように、1層は、下から順に積層された 拡散防止膜24、層間絶縁膜21f、層間絶縁膜21e、キャップ膜25から構成される 。この変形例のキャップ膜25の材料として、有機ポリマーも用いることができる。

#### $[0\ 0\ 4\ 0\ ]$

第2実施形態の一変形例として、図15に示すように、1層は、下から順に積層された 拡散防止膜24、層間絶縁膜21e、エッチングストッパー膜26、層間絶縁膜21f、 キャップ膜25から構成される。エッチングストッパー膜26は、配線溝をエッチングす る際のストッパーの機能を有し、その材料として、例えばSiO2、SiC、SiCN、 SiNを用いることができる。

# $[0\ 0\ 4\ 1]$

第2実施形態の一変形例として、図16に示すように、1層は、下から順に積層された 拡散防止膜24、層間絶縁膜21f、エッチングストッパー膜26、層間絶縁膜21e、 キャップ膜25から構成される。図16のキャップ膜25の材料として、有機ポリマーも 用いることができる。

#### $[0\ 0\ 4\ 2\ ]$

第2実施形態の一変形例として、図17に示すように、1層は、下から順に積層された 拡散防止膜24、層間絶縁膜21e、エッチングストッパー膜27、層間絶縁膜21e、 キャップ膜25から構成される。エッチングストッパー膜27の材料として、層間絶縁膜 2 1 と同じ特徴を有する有機ポリマーを用いることができる。

#### [0043]

第2実施形態の一変形例として、図18に示すように、1層は、下から順に積層された 拡散防止膜24、層間絶縁膜21f、エッチングストッパー膜28、層間絶縁膜21f、 キャップ膜25から構成される。エッチングストッパー膜28の材料として、層間絶縁膜 21と同じ特徴を有するシロキサンまたはメチルシルセスキオキサンを用いることができ

#### $[0\ 0\ 4\ 4\ ]$

上記各変形例によっても、後述する効果を得ることができる。また、各変形例において 、キャップ膜25を除いた構成とすることも可能である。

#### [0045]

次に、第2実施形態に係る半導体装置の製造方法の一例について、図19~図23を参 照しながら説明する。図19~図23は、第2実施形態に係る半導体装置の製造工程を順 に示す断面図である。なお、ここでは、1層が、拡散防止膜24、層間絶縁膜21e、2 1 f、キャップ膜25により構成される場合(図13)を例に取り説明する。

# $[0\ 0\ 4\ 6\ ]$

図19に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜21が形成され る。次に、層間絶縁膜21の表面に、バリアメタル33を介した配線22が形成される。 次に、層間絶縁膜21上に、拡散防止膜24、層間絶縁膜21eがCVD法、塗布法等に より順次堆積される。次に、層間絶縁膜21e上に、ビアホール32に対応する開口を有 するレジスト膜51が形成される。

#### $[0\ 0\ 4\ 7\ ]$

次に、図20に示すように、レジスト膜51を用いて層間絶縁膜21eがエッチングさ れることにより、ビアホール32が形成される。次に、レジスト膜51がアッシングによ り除去される。エッチングおよびアッシングの工程の際、ビアホール32の内壁に対応す る位置の層間絶縁膜21e内にダメージ領域41が形成されることがある。

#### [0 0 4 8]

次に、図21に示すように、半導体基板上の全面に、層間絶縁膜21fの材料膜が形成 される。この際、ビアホール32が層間絶縁膜21fの材料膜により埋め込まれることに より、ダメージ領域41のダメージが修復されるとともに、高密度領域34が形成される

#### $[0\ 0\ 4\ 9\ ]$

次に、図22に示すように、層間絶縁膜21f上にキャップ膜25が形成される。次に 、キャップ膜25上に、配線溝31に対応する開口を有するレジスト膜52が形成される

#### [0050]

次に、図23に示すように、レジスト膜52を用いてキャップ膜25および層間絶縁膜 21 f がエッチングされる。この際、ビアホール32内の層間絶縁膜21 f が除去される ことによりビアホール32が開口する。次に、レジスト膜52が除去された後、図13に 示すように、拡散防止膜24がエッチングされることにより、ビアホール32が配線22 まで連通する。次に、ビアホール32および配線溝31内が、バリアメタル33を介して 導電材料により埋め込まれることにより、ビア23および配線22が形成される。

#### $[0\ 0\ 5\ 1\ ]$

本発明の第2実施形態に係る半導体装置によれば、1層が、2種類の層間絶縁膜21 e 、21fの積層構造を有し、その他に関しては、第1実施形態と同じ構造を有する。この ため、第1実施形態と同じ効果を得られる。

#### $[0\ 0\ 5\ 2]$

また、第2実施形態によれば、ビア23が形成される層の層間絶縁膜と21eと、配線 22が形成される層間絶縁膜21fと、は異なる材料により構成される。このため、ビア ホール32および配線溝31をRIE法により加工する際、エッチング選択比を大きく取 ることができる。従って、ビアホール32および配線溝31の加工を容易に行うことがで きる。

# [0053]

(第3実施形態)

第3実施形態は、第2実施形態の構造の半導体装置の製造方法の他の例に関する。

#### $[0\ 0\ 5\ 4]$

図24~図29は、本発明の第3実施形態を示しており、第2実施形態に係る半導体装置の製造工程を順に示す断面図である。図24に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜21が形成される。層間絶縁膜21の表面内には、バリアメタル33を介して配線22が形成されている。次に、層間絶縁膜21上に、ストッパー膜24、層間絶縁膜21e、キャップ膜25がCVD法、塗布法等により順次堆積される。次に、キャップ膜25上に、ハードマスク膜53、54が順次形成される。

### [0055]

次に、図25に示すように、ハードマスク膜54上に、配線溝31に対応する開口を有するレジスト膜55が形成される。次に、レジスト膜55をマスクとしてハードマスク膜54がエッチングされる。

#### [0056]

次に、図26に示すように、レジスト膜55が除去された後、半導体基板上の全面にビアホール32に対応する開口を有するレジスト膜56が形成される。次に、レジスト膜56をマスクとして用いて、ハードマスク膜53、キャップ膜25がエッチングされる。

#### $[0\ 0\ 5\ 7]$

次に、図27に示すように、レジスト膜56が除去された後、ハードマスク膜53をマスクとして用いて、層間絶縁膜21fがエッチングされる。この結果、層間絶縁膜21fに、ビアホール32に対応する開口が形成される。

#### [0058]

次に、図28に示すように、ハードマスク膜53をマスクとして用いて、層間絶縁膜21 e がエッチングされることにより、層間絶縁膜21 e 内にビアホール32が形成される。この際、ビアホール32の内壁に対応する位置の層間絶縁膜21 e、21 f 内にダメージ領域41が形成されることがある。次に、ハードマスク膜54をマスクとしてハードマスク膜53がエッチングされることにより、ハードマスク膜53に配線溝31に対応する開口が形成される。次に、ハードマスク膜54が除去される。

#### [0059]

次に、図29に示すように、半導体基板上の全面に有機膜42が形成され、次いで有機膜42が加熱される。ビアホール32に埋め込まれ、次いで加熱された有機膜42により、ダメージ領域41のダメージが修復されるとともに、高密度領域34が形成される。

# [0060]

次に、図30に示すように、有機膜42、ハードマスク膜53が除去される。有機膜42の除去は、例えばウェットエッチングにより行うことができる。次に、図13に示すように、拡散防止膜24がエッチングされ、ビアホール32および配線溝31内が、バリアメタル33を介して導電材料により埋め込まれることにより、ビア23および配線22が形成される。

# [0061]

次に、第3実施形態の第1変形例(バリエーション)について図13、図37〜図39を参照して説明する。図37〜図39は、第3実施形態の第1変形例に係る半導体装置の製造工程の一部を示す図である。まず、図27までと同じ工程が行われる。次に、図37に示すように、ハードマスク53を用いたRIE法等のエッチングにより、層間絶縁膜21eがエッチングされる。また、ハードマスク54を用いたRIE法等によりハードマスク53およびキャップ膜25がエッチングされ、次いで、ハードマスク54が除去される

#### [0062]

次に、図38に示すように、半導体基板上の全面に、例えば塗布法により有機膜42が 形成され、次いで、有機膜42が加熱される。この結果、ダメージ領域41が高密度形成 領域34として形成される。

# [0063]

次に、図39に示すように、有機膜42がウェットエッチング等により除去される。次に、ハードマスク53を用いたRIE法等のエッチングにより、層間絶縁膜21fがエッチングされることにより配線溝が形成される。また、同時に、層間絶縁膜21fをマスクとして拡散防止膜24がエッチングされることにより、ビアホール32が配線33と接続されるとともに、ハードマスク膜53が除去される。次に、図13に示すように、ビアホール32および配線溝31内が、バリアメタル33を介して導電材料により埋め込まれることにより、ビア23および配線22が形成される。

# $[0\ 0\ 6\ 4\ ]$

次に、第3実施形態の第2変形例について図13、図40、図41を参照して説明する。図40、図41は、第3実施形態の第2変形例に係る半導体装置の製造工程の一部を示す断面図である。まず、第1変形例の図37までと同じ工程が行われる。次に、図40に示すように、層間絶縁膜21fをマスクとして拡散防止膜24がRIE法等によりエッチングされるとともにハードマスク53が除去される。

#### [0065]

次に、図41に示すように、半導体基板上の全面に、例えば塗布法により有機膜42が 形成され、次いで、有機膜42が加熱されることにより、ダメージ領域41が高密度形成 領域34として形成される。

#### [0066]

次に、図39に示すように、有機膜42がウェットエッチングにより除去される。次に、キャップ膜25をマスクとしたRIE法等のエッチングにより、層間絶縁膜21fがエッチングされることにより配線溝が形成される。

#### [0067]

次に、図13に示すように、ビアホール32および配線溝31内が、バリアメタル33 を介して導電材料により埋め込まれることにより、ビア23および配線22が形成される

# [0068]

次に、第3実施形態の第3変形例について図13、図42、図43を参照して説明する。図42、図43は、第3実施形態の第3変形例に係る半導体装置の製造工程の一部を示す断面図である。説明する。まず、第2変形例の図40までと同じ工程が行われる。次に、図42に示すように、キャップ膜25をマスクとして用いたRIE法等のエッチングにより層間絶縁膜21fがエッチングされることにより、配線溝が形成される。

# [0069]

次に、図43に示すように、半導体基板上の全面に、例えば塗布法により有機膜42が 形成され、次いで、有機膜42が加熱されることにより、ダメージ領域41が高密度形成 領域34として形成される。次に、図39に示すように、有機膜42が除去される。

# [0070]

次に、図13に示すように、ビアホール32および配線溝31内が、バリアメタル33 を介して導電材料により埋め込まれることにより、ビア23および配線22が形成される

# $[0\ 0\ 7\ 1]$

本発明の第3実施形態に係る半導体装置の製造方法によれば、第2実施形態と同じ構造 を実現することができる。

#### [0072]

#### (第4実施形態)

第4実施形態は、第1実施形態および第2実施形態に付加して用いられ、配線溝周囲に も高密度領域が設けられる。

# [0073]

図31は、本発明の第4実施形態に係る半導体装置の一部を概略的に示す断面図である

。以下、1層が層間絶縁膜21 e、層間絶縁膜21 fにより構成される場合(第2実施形態の図11に対応)を例に取り説明する。しかしながら、本実施形態は、第1、第2実施形態の、変形例を含む全ての形態においても同様に適用可能である。

#### $[0\ 0\ 7\ 4]$

図31に示すように、配線溝31の周囲の層間絶縁膜21f内に、高密度領域61が形成される。高密度領域61は、配線溝31の端部からの距離W2(高密度領域の幅)が、高密度領域34の内面から縁までの距離W1より小さいことを除いて、高密度領域34と同じ特徴を有する。

# [0075]

次に、第4実施形態に係る半導体装置の製造方法について、図32を用いて説明する。 まず第2実施形態の図23または図30に示す工程までと同じ工程が行われる。次に、図32に示すように、半導体基板上の全面に有機膜42が形成される。有機膜42が、配線溝31およびビアホール32内に埋め込まれることにより、高密度領域61が形成されるとともに、高密度領域34の径が増大する。この結果、図31に示す構造を得られる。

# [0076]

図23または図30の工程後、配線溝31の側面に紫外線やAr、He等のイオン照射などのエネルギー線照射によっても高密度領域61を形成することができる。

# [0077]

なお、図32に示す工程が、図10の工程の後に行われることにより、第4実施形態が 第1実施形態に付加された構造を得ることができる。

# [0078]

また、先に高密度領域 3.4、6.1 を形成することなく、層間絶縁膜 2.1 e、2.1 f 内にビアホール 3.2 および配線溝 3.1 を形成後、一括して高密度領域 3.4、6.1 を形成する工程とすることもできる。すなわち、図 3.3 に示すように、層間絶縁膜 2.1 上に、拡散防止膜 2.4、層間絶縁膜 2.1 e、層間絶縁膜 2.1 f、キャップ膜 2.5 が形成される。次に、フォトリソグラフィおよびエッチングにより、層間絶縁膜 2.1 e 内にビアホール 3.2 が形成され、層間絶縁膜 2.1 f 内に配線溝 3.1 が形成される。

#### [0079]

次に、図34に示すように、ビアホール32および配線溝31が、有機膜42により埋め込まれることにより、高密度領域34、61が一括して形成される。このとき、例えば層間絶縁膜21eの多孔度を層間絶縁膜21fの多孔度より高くしておくことにより、距離W1が、高密度領域61の幅W2より大きく形成される。層間絶縁膜21eの膜密度を層間絶縁膜21fの膜密度より小さくしておくことによっても同様の構成を実現できる。

#### $[0 \ 0 \ 8 \ 0]$

本発明の第4実施形態に係る半導体装置によれば、第1実施形態および第2実施形態と同様に、層間絶縁膜21e内のビアホール32の周囲に、層間絶縁膜21eの膜密度または炭素密度より高い膜密度または炭素密度を有する高密度領域34が形成される。このため、第1実施形態および第2実施形態と同様の効果を得られる。

#### $[0\ 0\ 8\ 1]$

また、第4実施形態では、層間絶縁膜21f内の配線溝31の周囲に、高密度領域34 と同様の高密度領域61が形成される。このため、配線溝31の周囲においても、ビアホ ール32の周囲に関して第1実施形態において記載したのと同じ効果を得られる。

#### [0082]

# (第5実施形態)

第5実施形態では、第1、第2、第4実施形態と同様に、高密度領域34、61が形成されるとともに、高密度領域61の幅W2が、隣接する配線22との間の距離を考慮して決定される。

#### [0083]

図35は、本発明の第5実施形態に係る半導体装置の一部を概略的に示す断面図である。以下、1層が層間絶縁膜21e、層間絶縁膜21fにより構成される場合(第2実施形

態の図11に対応)を例に取り説明する。しかしながら、本実施形態は、第1、第2実施 形態の、変形例を含む全ての形態においても同様に適用可能である。

#### [0084]

図35に示すように、高密度領域61の幅W2は、層間絶縁膜21f中の配線相互間の最短距離W3の25%未満とされている。0.25×径W3>径W2の条件を満たしていれば、径W3は任意の値をとることができる。幅W1は、幅W2以下である。

# [0085]

本発明の第5実施形態に係る半導体装置によれば、第1、第2、第4実施形態と同様の効果を得られる。また、第5実施形態では、高密度領域61の幅W2は、層間絶縁膜21f中の配線相互間の最短距離W3の25%未満とされている。このため、高密度領域61が、相互に隣接する配線22の間の容量の増大に寄与することを回避できる。

# [0086]

# (第6実施形態)

第6実施形態では、第1、第2、第4実施形態と同様に、高密度領域34、61が形成されるとともに、1層を構成する2つの層間絶縁膜のそれぞれの膜密度と、各層間絶縁膜内に形成された高密度領域のそれぞれの膜密度と、が以下に説明されるような所定の関係を有する。

# [0087]

図36は、本発明の第6実施形態に係る半導体装置の一部を概略的に示す断面図である。図36に示すように、1層が、層間絶縁膜21gと、層間絶縁膜21g上に設けられた層間絶縁膜21hとから構成される。層間絶縁膜21g、21hは、層間絶縁膜21と同様に、シロキサン、メチルシルセスキオキサン、有機ポリマーから構成される。

#### [0088]

層間絶縁膜21gは、2.5以下の比誘電率を有する。層間絶縁膜21hは、層間絶縁膜21hより低い比誘電率を有する。一例として、層間絶縁膜21gの比誘電率kは2.5であり、層間絶縁膜21hの比誘電率kは2.2である。

#### [0089]

高密度領域 34 の膜密度を $N_{vial}$ 、層間絶縁膜 21g の膜密度を $N_{via2}$ 、高密度領域 61 の膜密度を $N_{ILD1}$ 、層間絶縁膜 21h の膜密度を $N_{ILD2}$ とすると、 $N_{ILD2}$ と $N_{vial}$ との間には以下の関係が成立する。なお、以下、膜密度に関して説明するが、炭素濃度の値に注目しても同様の関係が成立する。

#### [0090]

 $N_{ILD2} < N_{vial} \qquad \qquad \cdots \qquad (1)$ 

さらに、 $N_{via1}$ 、 $N_{via2}$ 、 $N_{ILD1}$ 、 $N_{ILD2}$ の間には、式(1)の関係を包含する以下の式(2)~(5)のいずれかの関係が成立する。

# [0091]

本発明の第6実施形態に係る半導体装置によれば、第1、第2、第4実施形態と同様の効果を得られる。また、第6実施形態では、層間絶縁膜21gの膜密度が層間絶縁膜21hの膜密度より大きい場合において、高密度領域34は、層間絶縁膜21hより大きい膜密度を有する。すなわち、配線22相互間の容量の増大に最も寄与する層間絶縁膜21hの膜密度が、層間絶縁膜21g、21h、高密度領域34、61の中で最小となる。よって、配線22相互間の容量の増加を抑制することができる。

#### [0092]

高密度領域34の内面から縁までの距離W1、高密度領域61の幅W2が、第4、第5 実施形態の関係を満たすようにすることにより、さらに、配線22相互間の容量の増加を 抑制することができる。

# [0093]

各実施形態に示す構造は、多層配線構造の半導体装置において、いわゆるインターミディエイト配線(およびプラグ、以下同)が設けられる層、セミグローバル配線が設けられる層に用いることができる。配線層によって、層間絶縁膜の構成、材料等が異なる。ローカル配線層、インターミディエイト配線層、セミグローバル配線層は、半導体基板の表面から順に積層される。インターミディエイト配線層、セミグローバル配線層は、例えば2層以上に亘っていてもよい。ローカル配線層、インターミディエイト配線層の層間絶縁膜は、例えば比誘電率が2.3以下の多孔質絶縁膜が主に用いられる。セミグローバル配線層の層間絶縁膜として、例えば比誘電率が3以下の材料が主に用いられる。なお、セミグローバル配線層上には、非低誘電率材料(例えば4以上)が主に用いられるグローバル配線層が設けられる。

#### [0094]

また、上記各実施形態は、例えば例えば全体で15%以上の多孔度、または1.2g/cm<sup>3</sup>以下の膜密度を有する層間絶縁膜に対して有効である。

# [0095]

また、上記各実施形態の幾つかの製造工程(各変形例を含む)において、ビアホール32の開口後、拡散防止膜25を開口する前にダメージ領域41が高密度領域34として形成されている。このため、有機膜42の埋め込み、加熱の際に、配線33の表面が酸化したり、反応物が形成されることを防止できる。また、幾つかの製造工程においては、拡散防止膜25を開口後に、有機膜42の埋め込み、加熱が行われる。しかしながら、有機膜42に加える温度や時間を最適化したり、反応装置の雰囲気を不活性ガス雰囲気にするなどの工夫をすることにより、配線33の表面の酸化、反応物の生成を回避できる。このため、有機膜42の埋め込み、加熱の処理は、拡散防止膜24の開口の前後にこだわらずに行うことができる。

# [0096]

また、有機膜42の埋め込み、加熱の処理は、上記各実施形態の製造工程の位置に限られない。すなわち、一般に、ビアおよび配線の加工方法は多数あるので、その全てを実施することが不可能である。しかしながら、有機膜42の埋め込み、加熱等が行われる趣旨に従って、ビアホールまたは配線溝を加工した内側の面が露出した後、任煮の工程で有機膜による処理が行われればよい。

#### [0097]

また、上記各実施形態において用いられる層間絶縁膜21として、有機ポリマー膜とSiOC膜との積層膜、単一材料とデュアルダマシン構造との併用、の形態とすることができ、またキャップ膜や拡散防止膜24を低誘電率膜と積層して使う、ことも可能である。として実現することも可能である。すなわち、低誘電率膜の構成、および低誘電率膜とともに積層される非低誘電率膜などの構成によって、本発明は限定されるものではない。

#### [0098]

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

#### 【図面の簡単な説明】

#### [0099]

- 【図1】第1実施形態に係る半導体装置の一部を概略的に示す断面図。
- 【図2】図1の一部の領域に沿った膜密度または炭素濃度を示す図。
- 【図3】第1実施形態の一変形例を概略的に示す断面図。
- 【図4】第1実施形態の一変形例を概略的に示す断面図。
- 【図5】第1実施形態に係る半導体装置の製造工程の一部を示す断面図。
- 【図6】図5に続く工程を示す断面図。
- 【図7】図6に続く工程を示す断面図。
- 【図8】図7に続く工程を示す断面図。


- 【図9】図8に続く工程を示す断面図。
- 【図10】図9に続く工程を示す断面図。
- 【図11】第2実施形態に係る半導体装置の一部を概略的に示す断面図。
- 【図12】図11の一部の領域に沿った膜密度または炭素密度を示す図。
- 【図13】第2実施形態の一変形例を概略的に示す断面図。
- 【図14】第2実施形態の一変形例を概略的に示す断面図。
- 【図15】第2実施形態の一変形例を概略的に示す断面図。
- 【図16】第2実施形態の一変形例を概略的に示す断面図。
- 【図17】第2実施形態の一変形例を概略的に示す断面図。
- 【図18】第2実施形態の一変形例を概略的に示す断面図。
- 【図19】第2実施形態に係る半導体装置の製造工程の一部を示す断面図。
- 【図20】図19に続く工程を示す断面図。
- 【図21】図20に続く工程を示す断面図。
- 【図22】図21に続く工程を示す断面図。
- 【図23】図22に続く工程を示す断面図。
- 【図24】第3実施形態に係る半導体装置の製造工程の一部を示す断面図。
- 【図25】図24に続く工程を示す断面図。
- 【図26】図25に続く工程を示す断面図。
- 【図27】図26に続く工程を示す断面図。
- 【図28】図27に続く工程を示す断面図。
- 【図29】図28に続く工程を示す断面図。
- 【図30】図29に続く工程を示す断面図。
- 【図31】第4実施形態に係る半導体装置の一部を概略的に示す図。
- 【図32】第4実施形態に係る半導体装置の製造工程の一部を示す図。
- 【図33】第4実施形態の一変形例を概略的に示す断面図。
- 【図34】第4実施形態の一変形例に係る半導体装置の製造工程の一部を示す断面図
- 【図35】第5実施形態に係る半導体装置の一部を概略的に示す断面図。
- 【図36】第6実施形態に係る半導体装置の一部を概略的に示す断面図。
- 【図37】第3実施形態の第1変形例に係る半導体装置の製造工程の一部を示す断面図。
- 【図38】図37に続く工程の一部を示す断面図。
- 【図39】図38に続く工程の一部を示す断面図。
- 【図40】第3実施形態の第2変形例に係る半導体装置の製造工程の一部を示す断面図。
  - 【図41】図40に続く工程の一部を示す断面図。
- 【図42】第3実施形態の第3変形例に係る半導体装置の製造工程の一部を示す断面図。
- 【図43】図42に続く工程の一部を示す断面図。

#### 【符号の説明】


# $[0\ 1\ 0\ 0]$

21、21 a、21 b、21 c、21 d、21 e、21 f、21 g、21 h…層間絶縁膜、22…配線、23…ビア、24…拡散防止膜、25…キャップ膜、26…エッチングストッパー膜、27…保護膜、31…配線溝、32…ビアホール、33…バリアメタル、34…高密度領域、41…ダメージ領域、42…有機膜、43、53、54…ハードマスク膜、51、52、55、56…レジスト膜、61…高密度領域。


【書類名】図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【図17】







図18]




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】



【図42】



【図43】



【書類名】要約書

【要約】

【課題】 低誘電率膜が加工工程において受けたダメージを除去可能な半導体装置を提供する。

【解決手段】 多孔質絶縁膜21は、半導体基板の上方に配設される。ビア23は、多孔質絶縁膜内に形成されたビアホール32内に配設された導電材料からなる。第1配線22は、多孔質絶縁膜内のビア上に形成された配線溝31内に配設された導電材料からなる。第1高密度領域34は、多孔質絶縁膜内に形成され、ビアを囲む筒形状を有し、ビアの境界と共通の内面を有し、多孔質絶縁膜より高い膜密度を有する。

【選択図】 図1

特願2004-004553

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

特願2004-004553

出願人履歴情報

識別番号

[000221199]

1. 変更年月日

1990年 8月23日

[変更理由]

新規登録

住所氏名

神奈川県川崎市川崎区駅前本町25番地1東芝マイクロエレクトロニクス株式会社